Xilinx

2022年にVitis HLSでIP化に失敗する対策

Vitis HLS で Export RTL 時にエラーが出る問題高位合成で作成した回路をIP化しようとすると、エラーが発生してIPが作成できない問題が発生しました。(2022年問題？) ‘22012116...

この記事はXilinxの Vitis HLSユーザーガイド(UG1399(v2021.1)) の「第4章 Vitis HLSプロセスの概要」と「第17章インターフェイスの定義」を参考にして書いています。インターフェー...

この記事の内容 Zynq でタイマー割り込みのテストプログラムの main 関数の内容のメモ。このテストプログラムはFPGA設計大全第2版の第5章に載っています。RGB LED の色を一定時間ごとに変化させるプログラム...

この記事の内容 Zynq 割り込み処理登録を行う関数について。 Zynq の CPU でタイマー割り込みによって RGB LED の色を切り替えていく例が、FPGA設計大全第2版の第5章に載っています。C のソースコード...

この記事の内容 Zynq 割り込みコントローラのドライバ初期化関数について。 FPGA設計大全第2版の第5章に「Zynq の CPU でタイマー割り込みを使って 3色 LED の色を切り替えるテストコード」があります。...

この記事の内容 Zynq タイマー割り込みの関数について。 FPGA設計大全第2版の第5章に、 Zynq の CPU を使ってタイマー割り込みで RGB LED の色を切り替えていく例が載っています。その C言語のコード...