VHDL文法 パッケージ読み込み

定義済みパッケージ

いつも定型文のように使っている定義済みパッケージを整理しておきます。

std_logic_1164パッケージ

std_logic_1164は標準パッケージです。読み込みは必須です。

Wikipedia(英語版)には「VHDLで使用するロジックの値を定義したんだ」と書かれています。9個のロジック値がこのパッケージで定義されています。

It describes the definitions of logic values to be used in electronic design automation, for the VHDL hardware description language.

https://en.wikipedia.org/wiki/IEEE_1164

僕の場合、実際に論理合成するVHDLファイルに書くのは ‘0’ , ‘1’ , ‘Z’ ぐらいで、残りはシミュレーションで見かける程度です。

ちなみに余談ですが、シミュレーションで出力信号が “X” になる原因の多くは信号の重複です。

std_logic_unsignedパッケージ

std_logic_unsignedパッケージを読み込むと、std_logic_vectorと宣言した信号を符号なし二進数とみなしてくれます。

std_logic_signedパッケージ

std_logic_unsignedの代わりにstd_logic_signedを呼び出すと、std_logic_vectorの信号を符号付き二進数(2の補数)として扱えます。

内部で数値をどう使うかによりますが、僕はunsignedを呼び出しておいて必要なところで符号の有無を変換する回路を書くことが多いです。

std_logic_arithパッケージ

std_logic_vectorの信号同士の算術演算を定義しています。

元のソースや他のサイトを調べると、加算と減算以外もこのパッケージで定義されていました。

具体的には加算(+)、減算(-)、乗算(*)、絶対値(ABS)と、比較演算が6種類(<, >, <=, >=, =, /=)。

The package defines some arithmetic operators (+, -, *, and abs) and the relational operators (<, >, <=, >=, =, and /=).

また、integerをstd_logic_vectorに変換する CONV_std_logic_vector もこのパッケージに含まれています。

std_logic_miscパッケージ

リダクション演算を行いたいときに呼び出しています。

そのほかにも、ロジックレベルと信号強度の変換ができるようです。

まとめ

次のパッケージを呼び出しておけば、Webや参考書で見かけるサンプル回路は動くと思います。

必要に応じて追加でほかのパッケージを呼び出すのが良いかと。